一个基本的DMA控制器应包括哪些逻辑构件？
题目
一个基本的DMA控制器应包括哪些逻辑构件？
相似考题
更多“一个基本的DMA控制器应包括哪些逻辑构件？”相关问题
-
第1题：
DMA传送方式时，DMA控制器每传送一个数据就窃取—个指令周期。
A对
B错
错
略 -
第2题：
比较选择型DMA控制器与多路型DMA控制器？
正确答案: 选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型DMA控制器却适合于同时为多个慢速外设服务。
选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。
选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。 -
第3题：
下列关于DMA描述不正确的是（）
- A、内存可以被CPU访问，也可以被DMA控制器访问
- B、DMA可以和CPU并行工作
- C、DMA开始前，CPU需要初始化DMA控制器，结束后，DMA控制器产生中断
- D、数据的输入和输出需要经过CPU，再由DMA控制器访问内存
正确答案:D -
第4题：
DMA控制器的基本组成包括哪些部件？各自作用如何？
正确答案:DMA控制器在硬件结构上具有以下基本的部件：地址寄存器：其作用是接收CPU预置的存储器起始地址以及在传送过程中自动修改地址，以指出下一个要访问的存储单元。
字节计数器：其作用是接收CPU预置的数据传送的总字节数以及在传送过程中控制传送过程何时结束，为此，该字节计数器应具有自动减1功能。控制寄存器：其作用是接收CPU的命令，以决定DMA传送方向，传送方式，如是输出（从内存到外设备）还是输入（从外设到内存）；传送一个数据还是一批数据等。状态寄存器：用来反映DMA控制器及外设备的当前工作状态等。内部定时与控制逻辑。 -
第5题：
一般DMA 控制器应具有哪些基本功能？
正确答案:（1）能向CPU提出DMA请求，请求信号加到CPU的HOLD引脚上。
（2）CPU响应DMA请求后，DM控制器从CPU那儿获得对总线的控制权。在整个DMA操作期间，由DMA控制器管理系统总线，控制数据传送，CPU暂停工作。
（3）能提供读/写存储器或I/O设备的各种控制命令。
（4）确定数据传输的起始地址和数据的长度，每传送一个数据，能自动修改地址，使地址增1或减1，数据长度减1.
（5）数据传送完毕，能发出结束DMA传送的信号。 -
第6题：
DMA有哪些传送方式？DMA操作基本方法？
正确答案: 传送方式有三种：
（1）单字节传送方式：每次DMA只能送一个字节的数据，传送后释放总线，由微处理器控制总线至少一个完整总线周期、以后再检测DREQ信号若有效，则重复前面过程。
（2）成组传送：一次DMA请求可以传送一组信息。
（3）请求传送：又称为查询传送方式，每传送一个字节，DMAC就检测DREQ，若无效，则挂起。
DMA操作基本方法：周期挪用、周期扩展、CPU停机。 -
第7题：
DMA传送方式时，DMA控制器每传送一个数据就窃取—个指令周期。
正确答案:错误 -
第8题：
基本的DMA控制器的主要部件有哪些？
正确答案: 基本的DMA控制器的主要部件有：地址寄存器、长度计数器、数据寄存器、标志寄存器、命令寄存器、控制逻辑等。 -
第9题：
判断题DMA传送方式时，DMA控制器每传送一个数据就窃取—个指令周期。A对
B错
正确答案： 对解析： 暂无解析 -
第10题：
问答题DMA控制器的逻辑功能有哪些？正确答案： 有以下功能：
（1）地址寄存器（16位），此寄存器用来存放所存取的存储字的地址。在操作开始时，它应存放所要存取的存储字的首地址。在每个DMA传送周期内，每传送一个字，其内容加（或减1）从而指定了下一次要传送的字的地址。
（2）字计数寄存器（16位），用来对要传送的存储字数目计数。在操作开始时，它的最初值应填入所要传送的存储字的总数，亦即数据缓冲器的长度。它应有减1功能，每传送一个字，其内容减1，当它等于零时，可作为传送结束的标志。
（3）状态寄存器或控制寄存器，可指定一寄存器或若干位，用以识别数据流方向（即指定“读”或“写”存储器操作），指示是否有DMA请求，DMA逻辑是否有效，DMA传送方式的选择，以及DMA结束标志。解析： 暂无解析 -
第11题：
问答题DMA有哪些传送方式？DMA操作基本方法？正确答案： 传送方式有三种：
（1）单字节传送方式：每次DMA只能送一个字节的数据，传送后释放总线，由微处理器控制总线至少一个完整总线周期、以后再检测DREQ信号若有效，则重复前面过程。
（2）成组传送：一次DMA请求可以传送一组信息。
（3）请求传送：又称为查询传送方式，每传送一个字节，DMAC就检测DREQ，若无效，则挂起。
DMA操作基本方法：周期挪用、周期扩展、CPU停机。解析： 暂无解析 -
第12题：
单选题下列关于DMA描述不正确的是（）A内存可以被CPU访问，也可以被DMA控制器访问
BDMA可以和CPU并行工作
CDMA开始前，CPU需要初始化DMA控制器，结束后，DMA控制器产生中断
D数据的输入和输出需要经过CPU，再由DMA控制器访问内存
正确答案： C解析： 暂无解析 -
第13题：
MA控制器的逻辑组成包括三部分：主机与DMA的接口、DMA与设备的接口，以及（）
- A、内存地址寄存器
- B、I/O控制逻辑
- C、数据寄存器
正确答案:B -
第14题：
DMA数据传送时，DMA控制器会向CPU发出一个（）信号，请求使用总线。
- A、HLDA
- B、CAS
- C、Ready
- D、HOLD
正确答案:D -
第15题：
PC/XT机有哪些输入输出方式？各自的特点如何？DMA控制器应具备哪些功能？
正确答案: 无条件方式：需要外设处于就绪状态，硬件简单；
查询方式：CPU需要不断地查询外设是否就绪，浪费CPU时间，硬件较简单；
中断方式：外设准备好后，向CPU发中断请求，请求CPU完成数据传输，外设与CPU并行；硬件又比前两者复杂。
DMA方式：CPU对DMAC初始化后，由DMAC控制总线完成数据传送；CPU与I/O并行。速度快，用于大量数据传输。DMAC占用总线时，CPU不能用。硬件更复杂。 -
第16题：
DMA方式中，CPU同意让出总线控制权的话会给DMA控制器发送一个（）信号。
- A、HOLD
- B、HLDA
- C、INTA
- D、INTR
正确答案:B -
第17题：
DMA控制器应具备哪些基本功能？
正确答案: D.MA控制器应具备应具有以下功能：
①接收外设的DMA请求（DREQ），向CPU发总线请求（HOLD）；
②当CPU发出总线响应信号（HLDA）时，接管对总线的控制，进入DMA方式；
③能发出地址信息，能对存储器寻址，能修改地址指针；
④能发出读/写等控制信号；
⑤能统计传送的字节数，能判断DMA传送是否结束；
⑥能发出DMA结束信号。 -
第18题：
DMA控制器应具有哪些功能？
正确答案: DMA控制器应有DMA请求输入线，接收I/O设备的DMA请求信号；DMA控制器应有向主机发出总线请求的信号线和接收主机响应的信号线；DMA控制器在取得总线控制权以后应能发出内存地址、I/O读写命令及存储器读写命令控制I/O与存储器间的数据传输过程。 -
第19题：
DMA控制器的逻辑功能有哪些？
正确答案: 有以下功能：
（1）地址寄存器（16位），此寄存器用来存放所存取的存储字的地址。在操作开始时，它应存放所要存取的存储字的首地址。在每个DMA传送周期内，每传送一个字，其内容加（或减1）从而指定了下一次要传送的字的地址。
（2）字计数寄存器（16位），用来对要传送的存储字数目计数。在操作开始时，它的最初值应填入所要传送的存储字的总数，亦即数据缓冲器的长度。它应有减1功能，每传送一个字，其内容减1，当它等于零时，可作为传送结束的标志。
（3）状态寄存器或控制寄存器，可指定一寄存器或若干位，用以识别数据流方向（即指定“读”或“写”存储器操作），指示是否有DMA请求，DMA逻辑是否有效，DMA传送方式的选择，以及DMA结束标志。 -
第20题：
单选题MA控制器的逻辑组成包括三部分：主机与DMA的接口、DMA与设备的接口，以及（）A内存地址寄存器
BI/O控制逻辑
C数据寄存器
正确答案： C解析： 暂无解析 -
第21题：
问答题一个基本的DMA控制器应包括哪些逻辑构件？正确答案： 应当包括：内存地址计数器；字计数器；数据缓冲寄存器；“DMA请求”标志；“控制/状态”逻辑；中断机构等逻辑构件解析： 暂无解析 -
第22题：
问答题基本的DMA控制器的主要部件有哪些？正确答案： 基本的DMA控制器的主要部件有：地址寄存器、长度计数器、数据寄存器、标志寄存器、命令寄存器、控制逻辑等。解析： 暂无解析 -
第23题：
问答题比较选择型DMA控制器与多路型DMA控制器？正确答案： 选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型DMA控制器却适合于同时为多个慢速外设服务。
选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。
选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。解析： 暂无解析