简述ARM处理器对异常的响应的步骤。

题目

简述ARM处理器对异常的响应的步骤。

相似考题

1.ARM处理器按照ARM公司分类可分为经典ARM处理器（ARM7~ARM11）、Cortex嵌入式处理器和Cortex应用处理器，其中Cortex嵌入式处理器包括实时应用的Cortex-___【9】____和面向控制应用的Cortex-__【10】_____。

2.写出基于ARM920T核的处理器的异常优先级（Exception Priorities）。

3.ARM微处理器内核是如何进行异常处理的？

4.ARM公司把ARM11之后的基于ARM Cortex-__【7】_____内核和ARM Cortex-__【8】_____内核的系列处理器称为嵌入式Cortex处理器。

更多“简述ARM处理器对异常的响应的步骤。”相关问题

  • 第1题：

    ARM处理器模式和ARM处理器状态有什么区别？


    正确答案: （1） ARM7T ARM 体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、管理模式、中止模式、未定义模式和系统模式。
    （2） ARM 处理器状态：ARM状态、Thumb状态。
    （3） 两种处理器状态都有这7种处理器模式；两个状态之间切换并不影响处理器模式或寄存器内容。

  • 第2题：

    ARM处理器模式和ARM处理器状态有何区别？


    正确答案:处理器模式指的是处理器在执行程序时在不同时刻所处的不同状态，处理器状态指的是处理器当前所执行的指令集。

  • 第3题：

    简述ARM处理器上进行一次中断处理和中断异常处理的差异。


    正确答案:中断处理相比异常处理，主要是中断需要初始化中断源和中断控制器，中断发生后在ISR中要清除相应Pending位，而且要在进入中断处理程序一开始就清除。

  • 第4题：

    ARM处理器中，引起异常的原因是什么？


    正确答案: （1）指令执行引起的异常软件中断、未定义指令（包括所要求的协处理器不存在是的协处理器指令）、预取址中止（存储器故障）、数据中止。
    （2）外部产生的中断复位、FIQ、IRQ。

  • 第5题：

    简述ARM处理器共有多少种寄存器？几种工作模式？


    正确答案:1、ARM处理器共有37个32位寄存器，其中：31个为通用寄存器，6个为状态寄存器，通用寄存器R14~R0，程序计数器PC，一个或两个状态寄存器都是可访问的
    2、七种ARM工作模式：
    （1）用户模式（usr）：正常的程序执行模式；
    （2）快速中断模式（fiq）：支持高速数据传输或通道处理；
    （3）中断模式（irq）：用于通用中断处理；
    （4）管理员模式（svc）：操作系统的保护模式；
    （5）中止模式（abt）：支持虚拟内存和/或内存保护；
    （6）系统模式（sys）：支持操作系统的特殊用户模式（运行操作系统任务）；
    （7）未定义模式（und） - 支持硬件协处理器的软件仿真，除了用户模式外，其他模式均可视为特权模式。

  • 第6题：

    简述ARM异常中断的响应过程及异常返回的流程


    正确答案:1、异常中断响应过程：
    （1）在相应的链接寄存器LR （r14）中保存下一条指令的地址；
    （2）保存当前的CPSR值，即将CPSR复制到新的异常模式的SPSR；
    （3）强制使CPSR模式位置成对应异常类型的值：根据异常类型，重新设置CPSR的运行模式位CPSR[4：0]，使微处理器进入相应的工作模式；
    （4）强制给PC赋值，将相应的向量地址赋给PC，从而跳转到相应的异常处理程序处执行程序；
    （5）设置CPSR中的中断禁止位，以禁止中断发生。
    2、异常返回流程：
    （1）由链接寄存器LR的值恢复PC，返回到发生异常中断的指令的下一条指令处执行程序；
    （2）将SPSR复制回CPSR中；
    （3）若在进入异常处理时设置了中断禁止位，要在此清除。

  • 第7题：

    简述ARM微处理器处理异常的操作过程。


    正确答案:1、将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。若异常是从ARM状态进入，LR寄存器中保存的是下一条指令的地址（当前PC＋4或PC＋8，与异常的类型有关）；若异常是从Thumb状态进入，则在LR寄存器中保存当前PC的偏移量，这样，异常处理程序就不需要确定异常是从何种状态进入的。例如：在软件中断异常SWI，指令MOVPC，R14_svc总是返回到下一条指令，不管SWI是在ARM状态执行，还是在Thumb状态执行。
    2、将CPSR复制到相应的SPSR中。
    3、根据异常类型，强制设置CPSR的运行模式位。
    4、强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。

  • 第8题：

    ARM处理器响应中断时，处理器硬件修改PC为（）

    • A、0x00000000
    • B、0x00000001
    • C、0x00000018
    • D、0x0000001C

    正确答案:C

  • 第9题：

    问答题
    ARM处理器中，引起异常的原因是什么？

    正确答案： （1）指令执行引起的异常软件中断、未定义指令（包括所要求的协处理器不存在是的协处理器指令）、预取址中止（存储器故障）、数据中止。
    （2）外部产生的中断复位、FIQ、IRQ。
    解析： 暂无解析

  • 第10题：

    填空题
    ARM处理器按照ARM公司分类可分为经典ARM处理器（ARM7~ARM11）、Cortex嵌入式处理器和Cortex应用处理器，其中Cortex嵌入式处理器包括实时应用的Cortex-（）和面向控制应用的Cortex-（）。

    正确答案： R,M
    解析： R；Cortex-R为实时应用Cortex处理器，其中R表示Real Time；
    M；Cortex-M为面向控制应用的Cortex处理器，其中M表示MicroController。

  • 第11题：

    问答题
    简述ARM处理器对异常的响应的步骤。

    正确答案： ⑴ 在对应的LR中保存下一条指令的地址。
    ⑵ 复制CPSR到应对的SPSR。 
    ⑶ 强制CPSR方式位成为某一个值M[4：0]，这个值取决于不同的异常。 
    ⑷ 强制PC从相关的异常向量处取下一条指令。
    解析： 暂无解析

  • 第12题：

    问答题
    简述ARM异常中断的响应过程及异常返回的流程

    正确答案： 1、异常中断响应过程：
    （1）在相应的链接寄存器LR （r14）中保存下一条指令的地址；
    （2）保存当前的CPSR值，即将CPSR复制到新的异常模式的SPSR；
    （3）强制使CPSR模式位置成对应异常类型的值：根据异常类型，重新设置CPSR的运行模式位CPSR[4：0]，使微处理器进入相应的工作模式；
    （4）强制给PC赋值，将相应的向量地址赋给PC，从而跳转到相应的异常处理程序处执行程序；
    （5）设置CPSR中的中断禁止位，以禁止中断发生。
    2、异常返回流程：
    （1）由链接寄存器LR的值恢复PC，返回到发生异常中断的指令的下一条指令处执行程序；
    （2）将SPSR复制回CPSR中；
    （3）若在进入异常处理时设置了中断禁止位，要在此清除。
    解析： 暂无解析

  • 第13题：

    简述ARM微处理器支持的指令集。


    正确答案:ARM微处理器支持32位的ARM指令集和16位的Thumb指令集。ARM指令集效率高，但代码密度低；Thumb指令集具有较高的代码密度，可保持ARM的大多数性能上的优势，可看做是ARM指令集的子集。ARM程序和Thumb程序可以相互调用，且没有状态切换开销。

  • 第14题：

    简述ARM处理器的工作状态。


    正确答案:ARM处理器的工作状态：
    （1）ARM状态：32位，ARM状态下执行字对准的32位ARM指令；
    （2）Thumb状态：16位，Thumb状态下执行半字对准的16位Thumb指令。在Thumb状态下，程序计数器PC使用位1选择另一个半字。

  • 第15题：

    简述选择ARM处理器芯片应考虑哪些因素？并作出简要的说明。


    正确答案: 1、 ARM内核。 任何一款基于ARM技术的微处理器都是以某个ARM内核为基础设计的，即ARM内核的基本功能决定了嵌入式系统最终实现目标的性能。因此，ARM处理器芯片的选择的首要任务是考虑选择基于什么架构的ARM内核。
    2、 系统时钟频率。 系统时钟频率决定了ARM芯片的处理速度，时钟频率越高，处理速度越快。
    3、 芯片内部存储器的容量。 大多数ARM微处理器芯片的内部存储器的容量都不太大，需要用户在设计系统时外扩存储器，但也有部分芯片具有相对较大的片内存储空间。
    4、 片内外围电路。 设计者应分析系统的需求，尽可能采用片内外围电路完成所需的功能，这样既可简化系统的设计，也可提高系统的可靠性。
    5、 其他因素。除以上需要考虑的内部因素外，在某些特殊需要的场合，应选择符合这些特殊要求的ARM微处理器芯片。

  • 第16题：

    ARM处理器的异常的正确理解应该是（）

    • A、外部中断
    • B、内部异常
    • C、系统调用
    • D、以上都是

    正确答案:D

  • 第17题：

    简述ARM处理器的特点。


    正确答案: ARM处理器采用RISC架构，具有RISC的一般特点：
    采用大量的寄存器，指令执行速度更快；
    寻址方式灵活简单，执行效率高；
    采用固定长度的指令格式；
    大多数数据操作都在寄存器中进行，通过Load/Store的体系结构在内存和寄存器之间传递数据。
    因此ARM处理器的内核很小，功耗也就很低。ARM处理器还采用了一些特别的技术，在保证高性能的同时尽量减小芯片体积，降低芯片的功耗。这些技术包括：
    在同一条数据处理指令中包含算术逻辑处理单元处理和移位处理；
    使用地址自动增加（减少）来优化程序中循环处理；
    Load/Store指令可以批量传输数据，从而提高传输数据的效率；
    所有指令都可以根据前面指令执行结果，决定是否执行，以提高指令执行的效率；
    支持Thumb（16位）/ARM（32位）双指令集，能很好地兼容8位/16位器件。

  • 第18题：

    简述ARM处理器的7种运行模式及各自的用途。


    正确答案:ARM处理器的7种运行模式：
    （1）用户模式：正常用户模式，程序正常执行模式。
    （2）FIQ模式：处理快速中断，支持高速数据传送或通道处理。
    （3）IRQ模式：处理普通中断。
    （4）SVC模式：操作系统保护模式，处理软件中断。
    （5）中止模式：处理存储器故障，实现虚拟存储器和存储器保护。
    （6）未定义模式：处理未定义的指令陷阱，支持硬件协处理器的软件仿真。
    （7）系统模式：运行特权操作系统任务。

  • 第19题：

    当出现异常时，ARM微处理器会执行哪几步操作？


    正确答案: （1）将下一条指令的地址存入相应连接寄存器LR，以便程序在处理异常返回时能从正确的位置重新开始执行。若异常是从ARM状态进入，则LR寄存器中保存的是下一条指令的地址（当前PC＋4或PC＋8，与异常的类型有关）；若异常是从Thumb状态进入，则在LR寄存器中保存当前PC的偏移量，这样，异常处理程序就不需要确定异常是从何种状态进入的。例如：在软件中断异常SWI，指令MOVPC，R14_svc总是返回到下一条指令，不管SWI是在ARM状态执行，还是在Thumb状态执行；
    （2）将CPSR复制到相应的SPSR中；
    （3）根据异常类型，强制设置CPSR的运行模式位；
    （4）强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程处。

  • 第20题：

    ARM处理器响应快中断时，处理器硬件修改PC为（）

    • A、0x00000000
    • B、0x00000001
    • C、0x00000018
    • D、0x0000001C

    正确答案:D

  • 第21题：

    问答题
    简述ARM处理器上进行一次中断处理和中断异常处理的差异。

    正确答案： 中断处理相比异常处理，主要是中断需要初始化中断源和中断控制器，中断发生后在ISR中要清除相应Pending位，而且要在进入中断处理程序一开始就清除。
    解析： 暂无解析

  • 第22题：

    问答题
    简述ARM微处理器支持的指令集。

    正确答案： ARM微处理器支持32位的ARM指令集和16位的Thumb指令集。ARM指令集效率高，但代码密度低；Thumb指令集具有较高的代码密度，可保持ARM的大多数性能上的优势，可看做是ARM指令集的子集。ARM程序和Thumb程序可以相互调用，且没有状态切换开销。
    解析： 暂无解析

  • 第23题：

    问答题
    ARM微处理器内核是如何进行异常处理的？

    正确答案： 1）当异常产生时，ARM内核拷贝CPSR到SPSR_，设置适当的CPSR位：改变处理器状态进入ARM态，改变处理器模式进入相应的异常模式，设置中断禁止位禁止相应中断（如果需要）；保存返回地址到LR，设置PC为相应的异常向量。
    2）返回时，异常处理需要从SPSR恢复CPSR，从LR_恢复PC，注意：这些操作只能在ARM态执行。
    解析： 暂无解析

相关内容