ARM内核支持7种中断和异常。

题目

ARM内核支持7种中断和异常。

相似考题

1.ARM10系列内核针对高性能应用,具有6条流水线,也可支持向量浮点单元。()

2.关于ARM处理器的异常，以下说法错误的是（）。A.复位异常级别最高B.FIQ是外部中断异常C.每个异常中断向量占据4个字节D.不同类型的异常中断其中断服务程序入口地址不同

3.ARM公司把ARM11之后的基于ARM Cortex-__【7】_____内核和ARM Cortex-__【8】_____内核的系列处理器称为嵌入式Cortex处理器。

4.在ARM Linux体系中，用来处理外设中断的异常模式是()A.软件中断（SWI）B.未定义的指令异常C.中断请求（IRQ）D.快速中断请求（FIQ）

更多“ARM内核支持7种中断和异常。”相关问题

  • 第1题：

    下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器（VIC）和嵌套向量中断控制器（NVIC）的叙述，其中错误的是（）。

    • A、只有当一个新的中断的优先级高于当前正在执行的中断处理的优先级时，VIC才向内核提出中断请求
    • B、NVIC可以进行中断的嵌套，即高优先级的中断可以进入低优先级中断的处理过程中，待高优先级中断处理完成后才继续执行低优先级中断
    • C、目前基于ARM内核的嵌入式芯片中的中断控制器仅支持向量中断
    • D、基于ARM内核的嵌入式芯片中的中断控制器挂在AMBA的系统总线上

    正确答案:C

  • 第2题：

    哈佛体系结构数据空间和地址空间（），ARM920T采用（）的内核架构。


    正确答案:分开；哈佛

  • 第3题：

    当异常结束时，ARM内核会做哪些处理？


    正确答案: ARM系统处理完中断后从异常中断处理程序中返回包括下面的步骤：
    （1）恢复被中断的程序的处理状态，即将SPSR_mode寄存器内容复制到当前程序状态寄存器CPSR中。
    （2）返回到发生异常中断的指令的下一条指令处执行。即将LR_mode寄存器的内容复制程序计数器PC中。因为整个应用系统是从复位异常中断处理程序执行的，所以复位异常中断处理程序不需要返回。

  • 第4题：

    简述ARM处理器上进行一次中断处理和中断异常处理的差异。


    正确答案:中断处理相比异常处理，主要是中断需要初始化中断源和中断控制器，中断发生后在ISR中要清除相应Pending位，而且要在进入中断处理程序一开始就清除。

  • 第5题：

    当处理异常时，ARM内核会做哪些处理？


    正确答案: ARM处理器对异常中断的响应过程如下：
    （1）保存处理器当前状态、中断屏蔽位以及各条件标志位。这是通过将当前程序状态寄存器CPSR的内容保存到将要执行的异常中断对应的SPSR寄存器中实现的。各异常中断有自己的物理SPSR寄存器。
    （2）设置当前程序状态寄存器CPSR中相应的位。包括设置CPSR中的控制模式位，使处理器进入相应的执行模式；设置CPSR中的中断禁止位，如果进入IRQ模式时，禁止IRQ中断，如果当进入FIQ模式时，禁止FIQ中断。
    （3）将寄存器LR_mode设置成返回地址。
    （4）将程序计数器值（PC）设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序执行。

  • 第6题：

    简述ARM异常中断的响应过程及异常返回的流程


    正确答案:1、异常中断响应过程：
    （1）在相应的链接寄存器LR （r14）中保存下一条指令的地址；
    （2）保存当前的CPSR值，即将CPSR复制到新的异常模式的SPSR；
    （3）强制使CPSR模式位置成对应异常类型的值：根据异常类型，重新设置CPSR的运行模式位CPSR[4：0]，使微处理器进入相应的工作模式；
    （4）强制给PC赋值，将相应的向量地址赋给PC，从而跳转到相应的异常处理程序处执行程序；
    （5）设置CPSR中的中断禁止位，以禁止中断发生。
    2、异常返回流程：
    （1）由链接寄存器LR的值恢复PC，返回到发生异常中断的指令的下一条指令处执行程序；
    （2）将SPSR复制回CPSR中；
    （3）若在进入异常处理时设置了中断禁止位，要在此清除。

  • 第7题：

    以下哪一项不属于ARM内核的功能模块（）

    • A、支持16位压缩指令集Thumb
    • B、支持片上Debug
    • C、媒体功能扩展SIMD
    • D、嵌入式ICE，支持片上断点和调试

    正确答案:C

  • 第8题：

    ARM7处理器收到快中断请求，则进入（）

    • A、快中断异常
    • B、中断异常
    • C、未定义指令异常
    • D、预取中止异常

    正确答案:A

  • 第9题：

    ARM处理器收到快中断请求，则进入（）异常。

    • A、快中断
    • B、中断
    • C、未定义指令
    • D、预取中止

    正确答案:A

  • 第10题：

    问答题
    简述ARM处理器上进行一次中断处理和中断异常处理的差异。

    正确答案： 中断处理相比异常处理，主要是中断需要初始化中断源和中断控制器，中断发生后在ISR中要清除相应Pending位，而且要在进入中断处理程序一开始就清除。
    解析： 暂无解析

  • 第11题：

    判断题
    ARM内核支持7种中断和异常。
    A

    对

    B

    错


    正确答案： 错
    解析： 暂无解析

  • 第12题：

    问答题
    简述ARM异常中断的响应过程及异常返回的流程

    正确答案： 1、异常中断响应过程：
    （1）在相应的链接寄存器LR （r14）中保存下一条指令的地址；
    （2）保存当前的CPSR值，即将CPSR复制到新的异常模式的SPSR；
    （3）强制使CPSR模式位置成对应异常类型的值：根据异常类型，重新设置CPSR的运行模式位CPSR[4：0]，使微处理器进入相应的工作模式；
    （4）强制给PC赋值，将相应的向量地址赋给PC，从而跳转到相应的异常处理程序处执行程序；
    （5）设置CPSR中的中断禁止位，以禁止中断发生。
    2、异常返回流程：
    （1）由链接寄存器LR的值恢复PC，返回到发生异常中断的指令的下一条指令处执行程序；
    （2）将SPSR复制回CPSR中；
    （3）若在进入异常处理时设置了中断禁止位，要在此清除。
    解析： 暂无解析

  • 第13题：

    在Linux2.4或者2.6内核中，和ARM体系结构相关的中断处理程序的C代码在源码树的（）文件中

    • A、kernerl/irq.c
    • B、arch/arm/kernel/irq.c
    • C、arch/arm/mach/irq.c
    • D、arch/arm/kernel/entry-armv.S

    正确答案:B

  • 第14题：

    以下具有Thumb-2状态的ARM处理器内核是（）。

    • A、ARM7
    • B、ARM9
    • C、ARM10
    • D、Cortex-M3

    正确答案:D

  • 第15题：

    简述ARM有哪几种异常中断？


    正确答案:7种异常：
    （1）复位，进入管理模式；
    （2）未定义指令：未定义模式；
    （3）软件中断（SWI）：管理模式；
    （4）预取中止：中止模式；
    （5）数据中止：中止模式；
    （6）IRQ：IRQ模式
    （7）FIQ：FIQ模式

  • 第16题：

    ARM处理器的异常的正确理解应该是（）

    • A、外部中断
    • B、内部异常
    • C、系统调用
    • D、以上都是

    正确答案:D

  • 第17题：

    ARM体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？


    正确答案:支持7种类型的异常。
    异常处理过程：（进入异常）PC→LR，CPRS→SPSR，设置CPSR的运行模式位，跳转到相应的异常处理程序，（异常返回）LR→PC，SPSR→CPSR，若在进入异常处理时设置中断禁止位，要在此清楚，复位异常处理程序不需要返回。
    R.eset＞数据中指＞快速中断请求（FIQ）＞中断请求（IRQ）＞指令预取中止＞未定义指令和软件中止。

  • 第18题：

    以下哪一项不属于ARM异常中断（）

    • A、复位
    • B、IRQ
    • C、条件转移
    • D、数据终止

    正确答案:C

  • 第19题：

    XScale微处理器使用的是ARM公司（）版内核和指令集。


    正确答案:ARMV5TE

  • 第20题：

    在异常发生后，ARM9内核会作哪些工作？


    正确答案:1.在适当的LR中保存下一条指令的地址。2.将CPSR复制到适当的SPSR中。3.将CPSR模式位强制设置为与异常类型相对应的值。4.异常向量入PC。

  • 第21题：

    问答题
    当处理异常时，ARM内核会做哪些处理？

    正确答案： ARM处理器对异常中断的响应过程如下：
    （1）保存处理器当前状态、中断屏蔽位以及各条件标志位。这是通过将当前程序状态寄存器CPSR的内容保存到将要执行的异常中断对应的SPSR寄存器中实现的。各异常中断有自己的物理SPSR寄存器。
    （2）设置当前程序状态寄存器CPSR中相应的位。包括设置CPSR中的控制模式位，使处理器进入相应的执行模式；设置CPSR中的中断禁止位，如果进入IRQ模式时，禁止IRQ中断，如果当进入FIQ模式时，禁止FIQ中断。
    （3）将寄存器LR_mode设置成返回地址。
    （4）将程序计数器值（PC）设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序执行。
    解析： 暂无解析

  • 第22题：

    单选题
    以下哪一项不属于ARM内核的功能模块（）
    A

    支持16位压缩指令集Thumb

    B

    支持片上Debug

    C

    媒体功能扩展SIMD

    D

    嵌入式ICE，支持片上断点和调试


    正确答案： D
    解析： 暂无解析

  • 第23题：

    问答题
    ARM微处理器内核是如何进行异常处理的？

    正确答案： 1）当异常产生时，ARM内核拷贝CPSR到SPSR_，设置适当的CPSR位：改变处理器状态进入ARM态，改变处理器模式进入相应的异常模式，设置中断禁止位禁止相应中断（如果需要）；保存返回地址到LR，设置PC为相应的异常向量。
    2）返回时，异常处理需要从SPSR恢复CPSR，从LR_恢复PC，注意：这些操作只能在ARM态执行。
    解析： 暂无解析

相关内容