当程序有高度的顺序性时，Cache更为有效。
题目
当程序有高度的顺序性时，Cache更为有效。
相似考题
更多“当程序有高度的顺序性时，Cache更为有效。”相关问题
-
第1题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
正确答案：B
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。 -
第2题：
以下关于cache的叙述中，正确的有（ ）。A.cache和主存都用半导体芯片作为存储介质，因此它们的存取速度相差不大
B.在程序中不能用数据传送指令cache中某个单元中存储的内容
C.cache存储容量的大小对计算机的运行速度会产生影响
D.只有将一个程序的全部指令从内存装入cache才能在CPU中运行该程序答案：B,C解析：高速缓冲存储(cache)，比主存储器体积小但速度快，用于保存从主存储器得到指令的副本的专用缓冲器。高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多。接近于CPU的速度．并且其容量的大小影响计算机运行速度。故本题正确选项是BC。 -
第3题：
如果应用程序需要的数据已经在内存中，称作（）。
- A、Cache Read
- B、Cache Hit
- C、Cache Miss
- D、Cache Latch
正确答案:B -
第4题：
当发生写失效时，是否调入相应的块到Cache中，有两种不同的选择；写回法Cache一般采用（），而写直达法一般采用（）。
正确答案:按写分配法；不按写分配法 -
第5题：
我国2006年会计准则中规定，当套期保值有效性在80％至120％的范围时，该套期保值被认定为高度有效。（）
正确答案:错误 -
第6题：
当发生Cache写失效时，是否调入相应的块，有哪两种选择？
正确答案: 按写分配法：写失效时，先把所写单元所在的块调入Cache，然后再进行写入。这种方法也称为写时取方法。
不按写分配法：写失效时，直接写入下一级存储器而不将相应的块调入Cache。这种方法也称为绕写法。 -
第7题：
当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是（）失效，也叫（）失效；如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效，这种失效称为（）失效。
正确答案:强制性；冷启动（首次访问）；容量 -
第8题：
当说服信息引起说服对象的高度恐惧时，说服最有效。
正确答案:错误 -
第9题：
当程序有高度的顺序性时，Cache更为有效。
正确答案:错误 -
第10题：
填空题对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。正确答案： 写回法,写直达法解析： 暂无解析 -
第11题：
判断题直接观察频域波形当信号中含有周期信号或短脉冲信号时更为有效。A对
B错
正确答案： 对解析： 暂无解析 -
第12题：
问答题当发生Cache写失效时，是否调入相应的块，有哪两种选择？正确答案： 按写分配法：写失效时，先把所写单元所在的块调入Cache，然后再进行写入。这种方法也称为写时取方法。
不按写分配法：写失效时，直接写入下一级存储器而不将相应的块调入Cache。这种方法也称为绕写法。解析： 暂无解析 -
第13题：
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。
A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
正确答案：A,B
-
第14题：
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行答案：A解析： -
第15题：
下面关于Cache的叙述，错误的是（）
- A、高速缓冲存储器简称Cache
- B、Cache处于主存与CPU之间
- C、程序访问的局部性为Cache的引入提供了理论依据
- D、Cache的速度远比CPU的速度慢
正确答案:D -
第16题：
Cache存储器写操作时，只写入Cache，仅当需要块替换时，才将其写回主存，称这种修改主存块内容的方法为（）法。
正确答案:写回 -
第17题：
（）控制系统是以执行操作指令的条件是否满足为依据，当条件满足时，相应的操作被执行，不满足时，将执行另外的操作
- A、逻辑顺序
- B、条件顺序
- C、程序顺序
- D、时间顺序
正确答案:B -
第18题：
些位置上，这是（）要解决的；当CPU访问Cache时，如何确定Cache中是否有所要访问的块，这是（）要解决的问题。
正确答案:映象规则；查找算法 -
第19题：
对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。
正确答案:写回法；写直达法 -
第20题：
CPU执行指令需要从存储器读取数据时，数据搜索的先后顺序是（）
- A、Cache、DRAM和硬盘
- B、DRAM、Cache和硬盘
- C、硬盘、DRAM和Cache
- D、DRAM、硬盘和Cache
正确答案:A -
第21题：
ADI上的跑道符号何时开始上升（）？
- A、当无线电高度低于决断高度时
- B、当截获了LOC，且无线电高度有效时
- C、当无线电高度低于200英尺AGL（离地高度）时
正确答案:C -
第22题：
判断题当程序有高度的顺序性时，Cache更为有效。A对
B错
正确答案： 错解析： 暂无解析 -
第23题：
填空题当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是（）失效，也叫（）失效；如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效，这种失效称为（）失效。正确答案： 强制性,冷启动（首次访问）,容量解析： 暂无解析 -
第24题：
填空题当发生写失效时，是否调入相应的块到Cache中，有两种不同的选择；写回法Cache一般采用（），而写直达法一般采用（）。正确答案： 按写分配法,不按写分配法解析： 暂无解析