单选题采用指令Cache与数据Cache分离的主要目的是（ ）。A 减低Cache的缺失损失B 提高Cache的命中率C 减低CPU平均访问时间D 减少指令流水线资源冲突
题目
减低Cache的缺失损失
提高Cache的命中率
减低CPU平均访问时间
减少指令流水线资源冲突
相似考题
更多“单选题采用指令Cache与数据Cache分离的主要目的是（ ）。A 减低Cache的缺失损失B 提高Cache的命中率C 减低CPU平均访问时间D 减少指令流水线资源冲突”相关问题
-
第1题：
PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )
A．L1 cache、12 cache、DRAM和外设
B．L2 cache、L1 cache、DRAM和外设
C．DRAM、外设、L2cache和L1 cache
D．外设、DRAM、L1 cache和L2 cache
正确答案：A
解析：当CPU提出数据请求时，所需的数据可能会在以下四处之一找到：L1Cache，L2Cache，主存或外存系统(例如硬盘)。L1Cache就在CPU内部，速度与CPU一致但容量远小于12Cache。L2Cache目前已和CPU做在同一个基片上，因此其工作频率也与处理器的工作频率相等且容量比L1Cache要大。主存容量比Cache要大得多，由DRAM构成，但速度比L2Cache差一个数量级。外存系统容量最大，但比其他存储区域要慢的多。数据搜索首先从L1Cache开始，然后依次为L2Cache，DRAM和外存。每一级组件的速度逐渐降低，容量逐渐增大。 -
第2题：
在分析Cache对机器性能的影响时，正确的叙述是( )。
A．Cache容量比主存小许多，决定机器访问存储器速度的是主存，Cache只起次要作用
B．CPU访问存储器时不受Cache控制器的控制
C．Cache存储器中保存着CPU当前频繁访问的指令代码和数据
D．奔腾PC机采用两极Cache结构，一级放指令，一级放数据
正确答案：C
-
第3题：
下列说法正确的是()。A.Cache容量一般不大，命中率不会很高
B.Cache本身速度很快，但地址变换速度很慢
C.Cache芯片速度一般比CPU的速度慢数十倍
D.Cache存储器查映象表和访问物理Cache期间可以流水，使速度与CPU匹配。答案：D解析：Cache的命中和置换算法有一定的联系。Cache的主要作用是缓解CPU和内存的速度差异，增加CPU的命中率，提高CPU性能。 -
第4题：
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%
B.98%
C.98.5%
D.99.5%答案：C解析：设Cache-主存系统的平均存取时间为Cache存取时间的1.15倍时Cache命中率为p，则有100+1000×(1-p)=115，解之得，p=0.985=98.5%。 -
第5题：
以下关于Cache的叙述中，正确的是（ ）。A.在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
B.Cache的设计思想是在合理的成本下提高命中率
C.Cache的设计目标是容量尽可能与主存容量相等
D.CPU中的Cache容量应大于CPU之外的Cache容量答案：B解析：Cache是介于CPU与内存之间的一种高速缓存。这种存储器速度比内存快了很多倍，利用到局部性原理，只需要少量的Cache，便能使整个机器访问内存数据得到极大的提升。所以Cache是一种应用非常普遍的技术，Cache在实际应用中，可以分多级，如1级Cache，2级Cache。1级Cache往往位于CPU中，其容量比在主板上的2级Cache小，但速度比2级Cache快。
影响Cache命中率的因素包括高速存储器的容量、存储单元组的大小、组数多少、地址联想比较方法、替换算法、写操作处理方法和程序特性等，这些因素相互影响，没有关键影响因素。 -
第6题：
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。A.12.3
B.14.7
C.23.4
D.26.3答案：B解析：(100*2%+10*98%)+(100*5%+10*95%)*20%=14.7 -
第7题：
Cache是一种（）的存储器，位于CPU和主存之间，用来存放CPU正在使用的指令和数据；使用Cache的目的是提高CPU访问存储器的存取速度，减少处理器的等待时间。
正确答案:高速小容量 -
第8题：
关于高速缓冲存储器cache的描述，不正确的是（）
- A、cache-是介于cPu和内存之间的一种可高速存取信息的芯片
- B、cache越大，效率越高
- C、cache用于解决cPu和RAM之问速度冲突问题
- D、存放在cache中的数据使用时存在命中率的问题
正确答案:B -
第9题：
Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
正确答案:Cache做在CPU芯片内可以提高CPU访问Cache的速度。将指令Cache和数据Cache分开的好处是分体缓存支持并行访问，即在取指部件取指令的同时，取数部件要取数据。并且，指令在程序执行中一般不需要修改，故指令Cache中的内容不需写回到主存中去。 -
第10题：
CPU执行指令需要从存储器读取数据时，数据搜索的先后顺序是（）
- A、Cache、DRAM和硬盘
- B、DRAM、Cache和硬盘
- C、硬盘、DRAM和Cache
- D、DRAM、硬盘和Cache
正确答案:A -
第11题：
单选题设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的cache，已知该cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置cache后，每条指令的平均访存时间约为（）A12ns
B15ns
C18ns
D120ns
正确答案： B解析： 由于取指令命中率为98%，所以取指时间为2%×100ns+98%×10ns＝11.8ns由于取数命中率为95%，所以取数时间为5%×100ns+95%×10ns＝14.5ns由于1/5的指令需要取数，所以每条指令的访存时间为14.5ns÷5+11.8ns＝14.7ns≈15ns -
第12题：
单选题采用指令Cache与数据Cache分离的主要目的是（ ）。A减低Cache的缺失损失
B提高Cache的命中率
C减低CPU平均访问时间
D减少指令流水线资源冲突
正确答案： C解析：
把指令Cache与数据Cache分离后，取指和取数分别到不同的Cache中寻找，那么指令流水线中取指部分和取数部分就可以很好的避免冲突，即减少了指令流水线的冲突。 -
第13题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
正确答案：B
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。 -
第14题：
在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中，Cache的存取次数为2250次，由内存完成的存取次数为250次。若Cache的存取周期为6ns，内存的存取周期为24ns，则Cache的命中率为(18)，CPU的平均访问时间为(19)ns。
A．提高内存工作的可靠性
B．扩展内存容量
C．方便用户操作
D．提高CPU数据传输速率
正确答案：D
解析：计算机的存储系统主要由Cache(高速缓冲存储器)、内存和外存组成。Cache位于CPU与内存之间，其功能是提高CPU数据输入输出的速率，容量较小但读/写速度快。 -
第15题：
以下关于Cache的叙述中，正确的是()。A.Cache的设计目标是容量尽可能与主存容量相等
B.在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
C.Cache的设计思想是在合理成本下提高命中率
D.CPU中的Cache容量应大于CPU之外的Cache容量答案：C解析：Cache是一个高速小容量的临时存储器，可以用高速的静态存储器(SRAM)芯片实现，可以集成到CPU芯片内部，或者设置在CPU与内存之间，用于存储CPU最经常访问的指令或者操作数据。Cache的出现是基于两种因素：首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。很显然，要尽可能发挥CPU的高速度，就必须用硬件实现其全部功能。 -
第16题：
在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为()。A.90%
B.98%
C.95%
D.99%答案：D解析：设命中率为x，则可得到100x+1000(1-x)≤100×(1+15%)，简单计算后可得结果为x≥98.33%，因此命中率至少为99%。 -
第17题：
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行答案：A解析： -
第18题：
已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是（）。
正确答案:80% -
第19题：
Cache的命中率是指命中Cache的次数与访问Cache的次数之比。
正确答案:正确 -
第20题：
将指令Cache和数据Cache分开又有什么好处？
正确答案:将指令Cache和数据Cache分开有如下好处：
（1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。
（2）指令Cache可用ROM实现，以提高指令存取的可靠性。
（3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。 -
第21题：
某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。
正确答案:说明：
T.c=20ns//访问Cache时时间，Cache
T.m=60ns//访问主存时间，Memory
T.d=1200us//访问磁盘（外存）时间，Disk
H.90%//Cache－主存层次中，CPU的Cache命中率
H.m=60%//主存－辅存层次中，CPU的主存命中率
T.a//平均访问时间，Average
T.a=h*tc+（1-h）（tc+hm*tm+（1-hm）*（tm+td））
T.a=0.9*20+0.1*Tm=18+0.1*Tm
T.m=20+0.6*60+0.4*（60+1200000）=480080ns
T.a=18+48008=48026ns -
第22题：
问答题Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？正确答案： Cache做在CPU芯片内可以提高CPU访问Cache的速度。将指令Cache和数据Cache分开的好处是分体缓存支持并行访问，即在取指部件取指令的同时，取数部件要取数据。并且，指令在程序执行中一般不需要修改，故指令Cache中的内容不需写回到主存中去。解析： 暂无解析 -
第23题：
问答题某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache中，访问它需要20ns；如果在内存但不在cache，需要60ns将其装入缓存，然后才能访问；如果不在内存而在辅存，需要12ms将其读入内存，然后，用60ns再读入cache，然后才能访问。假设cache命中率为0.9，内存命中率为0.6，则数据平均访问时间是多少（ns）？正确答案： 则数据平均访问时间是506ns。解析： 暂无解析 -
第24题：
判断题Cache的命中率是指命中Cache的次数与访问Cache的次数之比。A对
B错
正确答案： 对解析： 暂无解析