单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。A 5%B 9.5%C 50%D 95%

题目
单选题
假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。
A

5%

B

9.5%

C

50%

D

95%

相似考题

1.●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns

2.假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为(1)。A．3.57B．4.21C．2.64D．5.17

3.一般来说，Cache的功能(31)。在下列cache 替换算法中，平均命中率最高的是(32)。某32位计算机的cache容量为16KB，cache块的大小为16B，若主存与cache的地址映射采用直接映射方式，则主存地址为6C6EAF(十六进制)的单元装入的cache地址为(33)。A．全部由软件实现B．由硬件和软件相结合实现C．全部由硬件实现D．硬件，软件均可实现

4.●假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为 (1) 。(1) A．3.57B．5C．4.21D．5.17

更多“单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。A 5%B 9.5%C 50%D 95%”相关问题

  • 第1题：

    在CPU执行一段程序的过程中，Cache的存取次数为1900次，由主存完成的存取次数为 100次。若Cache的存取厨期为5ns，主存的存取周期为25ns，则Cache的命中率为(276)CPU的平均访问时间为(277)ns。

    A．0.93

    B．0.95

    C．0.97

    D．0.99


    正确答案：B

  • 第2题：

    某计算机主存的读写时间为100ns，其Cache的读写时间为10ns，Cache的命中率为90%，那么每条指令的访存时间是(10)．

    A．15ns

    B．19ns

    C．16ns

    D．32ns


    正确答案：B
    解析：Cache即高速缓冲存储器，其功能是提高CPU数据输入/输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和主存储器之间设置小容量的高速存储器 Cache。Cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似Cache。Cache的命中率被定义为：
                   
      其中，Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率。那么我们根据题目中给出的已知条件，可以求出如果有100次访问，那么其中90次是通过访问Cache来完成的，而10次是通过访问主存来完成的。
      Cache/主存系统的平均访问时间ta被定义为
                   Ta=htc+(1-h)tm
      其中，tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，h表示命中率。那么根据题目中给出的己知条件，平均访问时间=90%×10+10%×100=19。因此，平均每条指令的防存时间是19ns。

  • 第3题：

    ● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。

    （30）

    A. 10

    B. 11.60

    C. 11.68

    D. 50

    （31）

    A. 0.856

    B. 0.862

    C. 0.958

    D. 0.960


    正确答案：B,B

  • 第4题：

    已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存存取周期为200ns，则系统的平均访问时间是______ns。

    A.50
    B.53
    C.100
    D.125

    答案：B
    解析：

  • 第5题：

    在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。

    A.95%
    B.98%
    C.98.5%
    D.99.5%

    答案：C
    解析：
    设Cache-主存系统的平均存取时间为Cache存取时间的1.15倍时Cache命中率为p，则有100+1000×(1-p)=115，解之得，p=0.985=98.5%。

  • 第6题：

    下面关于计算机Cache的论述中，正确的是（ ）。

    A.Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储
    B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节
    C.Cache的命中率必须很高，一般要达到90％以上
    D.Cache中的信息必须与主存中的信息时刻保持一致

    答案：C
    解析：
    当CPU发出访存请求后，存储器地址先被送到cache控制器以确定所需数据是否已在cache中，若命中则直接对cache进行访问。这个过程称为cache的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。当cache存储器产生了一次访问未命中之后，相应的数据应同时读入CPU和cache。但是当cache已存满数据后，新数据必须淘汰cache中的某些旧数据。最常用的淘汰首法有随机淘汰法、先进先出法（FIFO）和近期最少使用淘汰法（LRU）。因为需要保证缓存在cache中的数据与主存中的内容一致，相对读操作而言，cache的写操作较复杂，常用的有以下几种方法。（1）写直达（write through）。当要写cache时，数据同时写回主存储器，有时也称为写通。（2）写回（writeback）。CPU修改cache的某一行后，相应的数据并不立即写入主存储器单元，而是当该行从cache中被淘汰时，才把数据写回到主存储器中。（3）标记法。对cache中的每一_据设罝一^有效位。当数据进入cache后，有效位罝1;而当CPU要对该数据进行修改时，数据只需写入主存储器并同时将该有效位清0。当要从cache中读取数据时黑要测试其有效位：若为1则直接从cache中取数，否则从主存中取数。

  • 第7题：

    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？


    正确答案:命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%

  • 第8题：

    计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？


    正确答案:假设主存工作速度为x，
    则加速比=（90%*5*x+10%*x）/x=4.6

  • 第9题：

    某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。


    正确答案:说明：
    T.c=20ns//访问Cache时时间，Cache
    T.m=60ns//访问主存时间，Memory
    T.d=1200us//访问磁盘（外存）时间，Disk
    H.90%//Cache－主存层次中，CPU的Cache命中率
    H.m=60%//主存－辅存层次中，CPU的主存命中率
    T.a//平均访问时间，Average
    T.a=h*tc+（1-h）（tc+hm*tm+（1-hm）*（tm+td））
    T.a=0.9*20+0.1*Tm=18+0.1*Tm
    T.m=20+0.6*60+0.4*（60+1200000）=480080ns
    T.a=18+48008=48026ns

  • 第10题：

    问答题
    某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache中，访问它需要20ns；如果在内存但不在cache，需要60ns将其装入缓存，然后才能访问；如果不在内存而在辅存，需要12ms将其读入内存，然后，用60ns再读入cache，然后才能访问。假设cache命中率为0.9，内存命中率为0.6，则数据平均访问时间是多少（ns）？

    正确答案： 则数据平均访问时间是506ns。
    解析： 暂无解析

  • 第11题：

    问答题
    计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？

    正确答案： 假设主存工作速度为x，
    则加速比=（90%*5*x+10%*x）/x=4.6
    解析： 暂无解析

  • 第12题：

    单选题
    假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。
    A

    5%

    B

    9.5%

    C

    50%

    D

    95%


    正确答案： B
    解析：
    Cache的命中率H＝N1/（N1＋N2），其中N1为访问Cache的次数，N2为访存主存的次数，程序总访存次数为N1＋N2，程序访存次数减去失效次数就是访问Cache的次数N1。所以根据公式可得：H＝（1000－50）/1000＝95%。

  • 第13题：

    某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。

    A．10

    B．11.60

    C．11.68

    D．50


    正确答案：B
    解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
      H=4800÷(4800+200)=0.96
      CPU访问存储系统的平均访问时间是：
      T=10×0.96+(1-0.96)50=11.6
      Cache-主存系统的效率为：
      e=10/11.6=0.862

  • 第14题：

    在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

    A．主存容量扩充

    B．主存和CPU速度匹配

    C．多个请求源访问主存

    D．BIOS存放


    正确答案：B
    解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。

  • 第15题：

    关于计算机中的存储体系，下面的论述中，正确的是(15)。

    A．Cache是一种介于主存和辅存之间的存储器，用于主/辅存之间的缓冲存储

    B．如果防问Cache不命中，则用从内存中取到的字代替Cache中最近访问过的字

    C．Cache的命中率必须很高，一般要达到90%以上

    D．Cache中的信息必须与主存中的信息时刻保持一致


    正确答案：C
    解析：Cache是介于CPU和主存之间的存储器，虚拟存储器是介于主存和辅存之间的存储器，三者之间的关系如下图所示，Cache用全硬件实现，虚拟存储器在主存和辅存之间用软件实现。

    Cache的命中率必须很高，一般要达到90%以上，才能使访存的速度跟得上CPU的速度。在CPU和Cache之间通常一次传送一个字块，字块的长度是一个主存周期内能调出的信息的长度。如果访问Cache不命中，则从主存中取出需要的字块，同时送CPU和　Cache，下次就可以从Cache中读出需要的信息了。如果程序执行过程中要对某字块进行写操作，这时就遇到如何保持Cache与主存一致性的问题。通常有两种写入方式：一种是只写Cache，并用标志加以说明，直到经过重写的字块被从Cache中替换出来时再写入主存，叫做“写回法”：另外一种方法是写Cache时也同时写入主存，使Cache与主有时刻保持一致，称之为“直写法”。然而如果被重写的单元不在Cache中，那就只写入主存，而不写入Cache。可见不是所有的情况下都可以保持Cache中的信息与主存中的信息完全一致。

  • 第16题：

    假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。

    A.5%
    B.9.5%
    C.50%
    D.95%

    答案：D
    解析：
    假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是(1000-50)/1000=950/o。

  • 第17题：

    在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为()。

    A.90%
    B.98%
    C.95%
    D.99%

    答案：D
    解析：
    设命中率为x，则可得到100x+1000(1-x)≤100×(1+15%)，简单计算后可得结果为x≥98.33%，因此命中率至少为99%。

  • 第18题：

    使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。

    A.12.3
    B.14.7
    C.23.4
    D.26.3

    答案：B
    解析：
    (100*2%+10*98%)+(100*5%+10*95%)*20%=14.7

  • 第19题：

    已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是（）。


    正确答案:80%

  • 第20题：

    Cache的命中率是指命中Cache的次数与访问Cache的次数之比。


    正确答案:正确

  • 第21题：

    单选题
    设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的cache，已知该cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置cache后，每条指令的平均访存时间约为（）
    A

    12ns

    B

    15ns

    C

    18ns

    D

    120ns


    正确答案： B
    解析： 由于取指令命中率为98%，所以取指时间为2%×100ns+98%×10ns＝11.8ns由于取数命中率为95%，所以取数时间为5%×100ns+95%×10ns＝14.5ns由于1/5的指令需要取数，所以每条指令的访存时间为14.5ns÷5+11.8ns＝14.7ns≈15ns

  • 第22题：

    单选题
    下列命中组合情况中，一次访存过程中不可能发生的是（　　）。
    A

    TLB未命中，Cache未命中，Page未命中

    B

    TLB未命中，Cache命中，Page命中

    C

    TLB命中，Cache未命中，Page命中

    D

    TLB命中，Cache命中，Page未命中


    正确答案： A
    解析：
    TLB即为快表，快表只是慢表（Page）的副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。

  • 第23题：

    问答题
    某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？

    正确答案： 命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%
    解析： 暂无解析

  • 第24题：

    判断题
    Cache的命中率是指命中Cache的次数与访问Cache的次数之比。
    A

    对

    B

    错


    正确答案： 对
    解析： 暂无解析

相关内容