假设某CPU的一个总线周期为50ns，时钟周期为2ns，所访问的主存的存取速度为 60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是______。A．20个B．10个C．5个D．1个
题目
假设某CPU的一个总线周期为50ns，时钟周期为2ns，所访问的主存的存取速度为 60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是______。
A．20个
B．10个
C．5个
D．1个
相似考题
参考答案和解析
解析：由于主存的存储速度比一个总线周期慢10ns，所以需要插入10ns/2ns=5个时钟周期。
更多“假设某CPU的一个总线周期为50ns,时钟周期为2ns,所访问的主存的存取速度为 60ns,为了正确读出内存 ”相关问题
-
第1题：
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。
A．10
B．11.60
C．11.68
D．50
正确答案：B
解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
H=4800÷(4800+200)=0.96
CPU访问存储系统的平均访问时间是：
T=10×0.96+(1-0.96)50=11.6
Cache-主存系统的效率为：
e=10/11.6=0.862 -
第2题：
在CPU执行一段程序的过程中，cache的存取次数为3800次，由主存完成的存取次数为200次。若cache的存取周期为5ns，主存的存取周期为25ns，则cache的命中率为(1)；CPU的平均访问时间为(2)ns。
A．0.93
B．0.95
C．0.97
D．0.99
正确答案：B
解析：命中率(hit rate)可以简单地定义为在cache存储器(M1)中访问到的概率。选择一组有代表性的程序，在程序执行过程中分别统计对M1存储器的访问次数N1和对主存储(M2)的访问次数N2，则h＝N1/(N1+N2)。因此，题中cache的命中率可以这样计算 3800/(3800+200)＝0.95。如果以h代表对cache的访问命中率，t1表示cache的周期时间。t2表示主存储器周期时间。以读操作为例，设“cache+主存储器”的系统的平均周期为t3则：t3=h×t1 +(1-h)×t2。其中，(1-h)又称为失效率(未命中率，miss rate)。因此，题中的CPU的平均访问时间，可以这样计算0.95×5+(1-0.95)×25=6。 -
第3题：
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。
（30）
A. 10
B. 11.60
C. 11.68
D. 50
（31）
A. 0.856
B. 0.862
C. 0.958
D. 0.960
正确答案：B,B
-
第4题：
总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如果一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？
正确答案: 总线周期的含义是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本总线周期由4个时钟周期组成；CPU的时钟频率为24MHz，它的一个时钟周期为41.5ns，一个基本总线周期为166ns； -
第5题：
已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是（）。
正确答案:80% -
第6题：
在存储体系中，辅存的作用是（）
- A、弥补主存的存取速度不足
- B、缩短主存的读写周期
- C、弥补主存容量不足的缺陷
- D、减少CPU访问内存的次数
正确答案:C -
第7题：
CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。
正确答案: Cache的命中率=1900/（1900+100）=0.95；
主存慢于Cache的倍率r=250/50=5；
Cache/主存系统的效率e=1/（r+（1-r）h）= 1/（5+（1-5）* 0.95）=83.3%；
平均存取时间 t=50/e=60ns。 -
第8题：
8086CPU通过数据总线对（）进行一次访问所需要的时间为一个总线周期，一个总线周期至少包括（）时钟周期。
正确答案:存储器或I/O接口；4 -
第9题：
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
正确答案:平均访存时间ta=h*tc+(1-h)*tm=92.44%*45+7.56%*200=56.72ns -
第10题：
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？正确答案： 系统效率=tc/ta=45/56.72=79.33%解析： 暂无解析 -
第11题：
问答题总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如果一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？正确答案： 总线周期的含义是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本总线周期由4个时钟周期组成；CPU的时钟频率为24MHz，它的一个时钟周期为41.5ns，一个基本总线周期为166ns；解析： 暂无解析 -
第12题：
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？正确答案： 平均访存时间ta=h*tc+(1-h)*tm=92.44%*45+7.56%*200=56.72ns解析： 暂无解析 -
第13题：
下面关于PC机性能的叙述中，错误的是
A．CPU的工作频率越高，处理速度通常就越快
B．主存的存取周期越长，存取速度越快
C．高速缓冲存储器的存取速度比主存快得多
D．总线传输速率不仅与总线的时钟频率有关，还与总线宽度有关
正确答案：B
解析：主存的存取周期越短，存取速度越快。 -
第14题：
在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中，Cache的存取次数为2250次，由内存完成的存取次数为250次。若Cache的存取周期为6ns，内存的存取周期为24ns，则Cache的命中率为(18)，CPU的平均访问时间为(19)ns。
A．提高内存工作的可靠性
B．扩展内存容量
C．方便用户操作
D．提高CPU数据传输速率
正确答案：D
解析：计算机的存储系统主要由Cache(高速缓冲存储器)、内存和外存组成。Cache位于CPU与内存之间，其功能是提高CPU数据输入输出的速率，容量较小但读/写速度快。 -
第15题：
CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访存
D.以上无正确选项答案：C解析：由于CPU工作周期为主存周期的2倍，故可将其分为两个分周期，其中一个供DMA接口访存，另一个供CPU访存，即DMA与CPU交替访存，这样可以在不影响CPU效率的前提下充分利用主存带宽。 -
第16题：
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？
正确答案:命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44% -
第17题：
CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？
正确答案:H=3900/（3900+100）=97.5%
平均访问时间：ta=h*tc+（1-h）*tm=0.975*40+0.025*240=39+6=45ns
系统效率：e=tc/ta=40/45=88.9% -
第18题：
某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？
正确答案: 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×33×106/s=132MB/s -
第19题：
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？
正确答案:系统效率=tc/ta=45/56.72=79.33% -
第20题：
系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？
正确答案: 总线的带宽=数据宽度×总线周期的最高频率=（32/8）Byte×（8.33/3）M/=11.1MB/s -
第21题：
问答题某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为66MHz，求总线带宽是多少？正确答案： 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×66×106/s=264MB/s解析： 暂无解析 -
第22题：
问答题系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？正确答案： 总线的带宽=数据宽度×总线周期的最高频率=（32/8）Byte×（8.33/3）M/=11.1MB/s解析： 暂无解析 -
第23题：
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？正确答案： 命中率 h=(Cache 访问次数)/(总访问次数）=(4500-340)/4500=92.44%解析： 暂无解析 -
第24题：
问答题CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。正确答案： Cache的命中率=1900/（1900+100）=0.95；
主存慢于Cache的倍率r=250/50=5；
Cache/主存系统的效率e=1/（r+（1-r）h）= 1/（5+（1-5）* 0.95）=83.3%；
平均存取时间 t=50/e=60ns。解析： 暂无解析