Pentium 4微处理器的L1 Cache包括两个部分，它们是指令Cache(ETC) Cache。
题目
Pentium 4微处理器的L1 Cache包括两个部分，它们是指令Cache(ETC) Cache。
相似考题
更多“Pentium 4微处理器的L1 Cache包括两个部分,它们是指令Cache(ETC)Cache。 ”相关问题
-
第1题：
下面是微处理器中有关Cache的叙述，其中错误的是( )。
A．从Pentium 微处理器开始已经将其内部的L1 Cache 分离为指令Cache 和数据Cache
B．Pentium Ⅱ的L2 Cache 不在微处理器芯片内部
C．Pentium 4微处理器的L1 Cache 和L2 Cache 均集成在处理器芯片内
D．目前市场上销售的赛扬(Celeron)微处理器价格较低，因为芯片内部没有集成Cache
正确答案：D
-
第2题：
下面是关于Pentium微处理器的叙述，其中错误的是______。
A．Pentium Ⅱ的电压识别VID总线扩展到了5位
B．现在Pentium Ⅲ微处理器内部的L2 Cache有半速和全速两种时钟频率
C．Pentium 4采用了超流水线结构
D．Pentium微处理器与8086微处理器相比，多了两个段寄存器
正确答案：B
解析：PentiumⅢ微处理器内部的L2Cache有半速和全速两种时钟频率，目前已无半速产品。 -
第3题：
2、采用指令cache与数据cache分离的主要目的是（）
A．降低Cache的缺失损失。
B．提高Cache的命中率。
C．降低CPU平均访存时间。
D．减少指令流水线中Cache的访问冲突。
D. 减少指令流水线中Cache的访问冲突。解析：指令cache 和 数据cache 相分离主要是为了避免资源冲突，在五级指令流水线中，分为IF(取址)，ID(译码)，EXE(执行)，MEM(访存)，WB(写回)。其中IF和MEM都会访问cache。但是IF访问cache是取指令，MEM访问内存是取数据。当前指令的MEM和后面指令IF同时在流水线上执行，会产生同时访问cache的冲突(资源冲突)，但是将指令cache和数据cache分开就能满足两者的同时访问了。就不会因为冲突，造成流水线暂停了，提高了流水线运行效率。即D选项正确。 -
第4题：
下面是微处理器中有关Cache的叙述，其中错误的是
A．从Pentium 微处理器开始已经将其内部的L1 Cache分离为指令Cache和数据 CaChe
B．PentiumⅡ的 L2 Cache不在微处理器芯片内部
C．Pentium 4微处理器的L1 Cache和L2 Cache均集成在处理器芯片内
D．目前市场上销售的赛扬(Celeron)微处理器价格较低，因为芯片内部没有集成 Cache
正确答案：D
解析：该题考查考生对微处理器Cache的理解。Pentium 微处理器中将原来的数据和指令混合使用的8KB Cache分成两个独立的双路相联的8KB 指令Cache 和 8KB数据Cache，从而减少了等待和传输数据的次数和时间，提高了芯片的整体性能，所以选项A是正确的：为了进一步提高微处理器的性能，除了原有的片内L1 Cache以外，还增加了L2 Cache，其中Pentium Ⅱ的L2 Cache不在微处理器芯片内部，而是在片外电路中，并有全速总线与CPU紧密连接，所以选项B是正确的；Pemium 4微处理器的L1 Cache和 L2 Cache均集成在处理器芯片内，而且所使用的Cache速度比 Pentium 3 的Cache快1.8 倍，所以选项C是正确的；赛扬(Celeron)微处理器不是没有Cache，而只是没有512KB的L2 Cache，故D错，所以应该选择D。 -
第5题：
2、Pentium片内有两个8KB的Cache（双路Cache结构），一个是指令Cache，一个是________。
数据Cache