某工作站采用时钟频率f为15MHz，处理速率为10MIP/S的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，此计算机的有效CPI是(2)，假定将处理机的时钟频率f提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期，如果30%指令每条只需要一次存储存取，而另外5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，则改进后的处理机性能(3)。A．3B．1.6C．0.725D．1.5

题目

某工作站采用时钟频率f为15MHz，处理速率为10MIP/S的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，此计算机的有效CPI是(2)，假定将处理机的时钟频率f提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期，如果30%指令每条只需要一次存储存取，而另外5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，则改进后的处理机性能(3)。

A．3

B．1.6

C．0.725

D．1.5

相似考题

1.●某工作站采用时钟频率f为15MHz，处理速率为10MIP／S的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，此计算机的有效CPI是 (2) ，假定将处理机的时钟频率f提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期，如果30%指令每条只需要一次存储存取，而另外5％每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，则改进后的处理机性能 (3)(2) A．3B．1.6C．0.725D．1.5(3) A．不变B．提高C．降低D．无法确定

2.某虚拟存储系统采用最近使用频率最少的页面淘汰算法，计算使用频率的区间为前5次页面访问。现有一个访问页面的序列： 2 6 1 5 7 7 7 7 5 1 6 2 3 4 1 2 3 4 4 4 3 4 假定系统分配给该进程3个内存页面，刚开始时内存为空。执行这段程序将会产生 (26)缺页中断(程序的存储不计，当使用频率相同时，按最近访问优先保留的方式处理)。A．14次B．11次C．12次D．13次

3.已知时钟脉冲频率为f，想得到频率为0.1f的矩形波，应采用_进制计数器。（请填写阿拉伯数字）

4.设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为(50)ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为(51)。若P=0.65，则顺序为(52)。若P=0.8，则顺序为(53)。若P=0.85，则顺序为(54)。A．0.2B．0.48C．0.52D．0.6

更多“某工作站采用时钟频率f为15MHz,处理速率为10MIP／S的处理机来执行一个已知混合程序。假定每次存储 ”相关问题

  • 第1题：

    用一台50MHZ处理机执行标准测试程序，它包含的混合指令数和相应所需的平均时钟周期数如下表所示： ——————————————————————————————————————— 指令类型 | 指令数目 | 平均时钟周期数| 整数运算 | 45000 | 1 | 数据传送 | 32000 | 2 | 浮点运算 | 15000 | 2 | 控制传送 | 8000 | 2 | ——————————————————————————————————————— 求有效Tcpu速率。


    下图中106表示10的6次方，10-4表示10的-4次方。CPI=执行某段程序所需的CPU时钟周期数 / 程序包含的指令条数∴ = （45000*1+32000*2+15000*2+8000*2）/（45000+32000+15000+8000） = 1.55（周期/指令）MIPS=f /（CPI*106） =（50*106）/（1.55*106） = 32.26（百万条指令/秒）Tcpu = 执行某段程序所需的CPU时钟周期数 / CPU时钟频率（ f ） =（45000*1+32000*2+15000*2+8000*2）/（50*106） = 31*10-4（s）

  • 第2题：

    19、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要15s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间缩短为10 s，使用新技术后B的时钟频率大幅度提高，但在B上运行该程序所需的时钟周期数是在A上的1.2倍，那么，机器B的时钟频率至少应该为多少才能达到所希望的要求？

    A．1.8GHz

    B．1.2GHz

    C．1.5GHz

    D．1.44GHz


    1.8GHz

  • 第3题：

    用一台50MHZ处理机执行标准测试程序，它包含的混合指令数和相应所需的平均时钟周期数如下表所示： ——————————————————————————————————————————— 指令类型 | 指令数目 | 平均时钟周期数| 整数运算 | 45000 | 1 | 数据传送 | 32000 | 2 | 浮点运算 | 15000 | 2 | 控制传送 | 8000 | 2 | ——————————————————————————————————————————— 求有效MIPS速率。


    下图中106表示10的6次方，10-4表示10的-4次方。CPI=执行某段程序所需的CPU时钟周期数 / 程序包含的指令条数∴ = （45000*1+32000*2+15000*2+8000*2）/（45000+32000+15000+8000） = 1.55（周期/指令）MIPS=f /（CPI*106） =（50*106）/（1.55*106） = 32.26（百万条指令/秒）Tcpu = 执行某段程序所需的CPU时钟周期数 / CPU时钟频率（ f ） =（45000*1+32000*2+15000*2+8000*2）/（50*106） = 31*10-4（s）

  • 第4题：

    6、1、简述实现多道程序设计必须解决的主要问题。 2、简述引起进程状态转换的具体原因。 3、某计算机系统中，时钟中断处理程序每次执行的时间为2ms（包括进程切换开销）。4、若时钟中断频率为60Hz，请问CPU用于时钟中断处理的时间比率是多少？ 简述临界区调度的原则。 5、现有语句S1：a=5-x；S2：b=a*x；S3：c=4*x；S4：d=b+c；S5：e=d+3；请用Bernstein条件证明语句S2和S3可以并发执行，而S3和S4不可以并发执行。


    A.处理机管理问题； B.内存管理问题； C.I/O设备管理问题； D.文件管理问题； E.作业管理问题.

  • 第5题：

    某程控交换机需要6种时钟级程序，他们的执行周期分别为： A程序 16ms B程序 8ms C程序 16ms D程序 8ms E程序 96ms F程序 96ms 现在假定处理机字长是8位，要求设计只用一个时间表控制这些时钟级进行的执行管理程序 （1）从能适应全部时钟级程序的周期出发，规定出该机采用的时钟中断周期。 （2）设计出上述程序的全部启动控制表格。 （3）画出该进程执行管理的详细流程框图。


    摘机识别

相关内容