为减少平均访存时间,可以让容量较小的第一级Cache采用较小的块,而让容量较大的第二级Cache采用较大的块。

题目

为减少平均访存时间,可以让容量较小的第一级Cache采用较小的块,而让容量较大的第二级Cache采用较大的块。


相似考题
更多“为减少平均访存时间,可以让容量较小的第一级Cache采用较小的块”相关问题
  • 第1题:

    为了提高访存速度,在CPU与cache之间设置一个高速小容量的cache,存放正在执行的程序段,有效地提高了读存速度。写存时为了保持写入cache单元的内容与主存单元内容一致,通常采用两种方法(1)和(2).

    A.写直达法

    B.直接地址映像法

    C.写回法

    D.全相联地址映像法


    正确答案:A

  • 第2题:

    在Cache和主存构成的两级存储系统中,Cache的存取时间为100ns,主存的存取时间为1μs,Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%,则Cache的命中率至少应为()。

    A.95%
    B.98%
    C.98.5%
    D.99.5%

    答案:C
    解析:
    设Cache-主存系统的平均存取时间为Cache存取时间的1.15倍时Cache命中率为p,则有100+1000×(1-p)=115,解之得,p=0.985=98.5%。

  • 第3题:

    具有越低平均访存时间的系统性能越高。


    正确答案:错误

  • 第4题:

    在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。


    正确答案:写回法;写直达法

  • 第5题:

    采用容量小、结构简单的Cache会减小cache的命中时间。


    正确答案:正确

  • 第6题:

    具有越低平均访存时间的存储系统性能越高。


    正确答案:正确

  • 第7题:

    下面是对高速缓冲存储器(CAChe)的描述,正确的有()

    • A、CAChe是位于CPU与主存储器之间,对用户是透明的一种高速小容量存储器
    • B、在现代CPU设计技术中,常将CAChe分成一级CAChe和二级CAChe
    • C、一级CAChe容量一般较小,二级CAChe的容量相对一级CAChe要大一些
    • D、高速缓存中存放的是正在运行的一小段程序和数据

    正确答案:A,B,C,D

  • 第8题:

    存储器的描述那些是正确的?()

    • A、主存相对存取速度慢、容量较大
    • B、辅存相对存取熟读慢、容量较小
    • C、主存相对存取速度慢、容量较小
    • D、辅存相对存取熟读慢、容量较大

    正确答案:D

  • 第9题:

    多选题
    下面是对高速缓冲存储器(CAChe)的描述,正确的有()
    A

    CAChe是位于CPU与主存储器之间,对用户是透明的一种高速小容量存储器

    B

    在现代CPU设计技术中,常将CAChe分成一级CAChe和二级CAChe

    C

    一级CAChe容量一般较小,二级CAChe的容量相对一级CAChe要大一些

    D

    高速缓存中存放的是正在运行的一小段程序和数据


    正确答案: C,B
    解析: 暂无解析

  • 第10题:

    单选题
    采用组相联映像的Cache存储器,为提高其等效性访问速度应()。
    A

    增大主存容量(Cache大小不变)

    B

    增加Cache的块数(块的大小不变)

    C

    减小组的大小(块的大小不变)

    D

    减小块的大小(组的大小不变)


    正确答案: D
    解析: 暂无解析

  • 第11题:

    填空题
    在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。

    正确答案: 写回法,写直达法
    解析: 暂无解析

  • 第12题:

    填空题
    Cache是指介于()与()间速度快容量较小的高速缓冲()。

    正确答案: CPU,主存,存储器
    解析: 暂无解析

  • 第13题:

    某计算机主存的读写时间为100ns,其Cache的读写时间为10ns,Cache的命中率为90%,那么每条指令的访存时间是(10).

    A.15ns

    B.19ns

    C.16ns

    D.32ns


    正确答案:B
    解析:Cache即高速缓冲存储器,其功能是提高CPU数据输入/输出的速率,突破所谓的“冯.诺依曼瓶颈”,即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问,但因其价格高昂,如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和主存储器之间设置小容量的高速存储器 Cache。Cache容量小但速度快,主存储器速度较低但容量大,通过优化调度算法,系统的性能会大大改善,仿佛其存储系统容量与主存相当而访问速度近似Cache。Cache的命中率被定义为:
                   
      其中,Nc表示Cache完成存取的总次数,Nm表示主存完成存取的总次数,h定义为命中率。那么我们根据题目中给出的已知条件,可以求出如果有100次访问,那么其中90次是通过访问Cache来完成的,而10次是通过访问主存来完成的。
      Cache/主存系统的平均访问时间ta被定义为
                   Ta=htc+(1-h)tm
      其中,tc表示命中时的Cache访问时间,tm表示未命中时的主存访问时间,h表示命中率。那么根据题目中给出的己知条件,平均访问时间=90%×10+10%×100=19。因此,平均每条指令的防存时间是19ns。

  • 第14题:

    采用组相联映像的Cache存储器,为提高其等效性访问速度应()。

    • A、增大主存容量(Cache大小不变)
    • B、增加Cache的块数(块的大小不变)
    • C、减小组的大小(块的大小不变)
    • D、减小块的大小(组的大小不变)

    正确答案:B

  • 第15题:

    为减少平均访存时间,可以让容量较小的第一级Cache采用较小的块,而让容量较大的第二级Cache采用较大的块。


    正确答案:正确

  • 第16题:

    容量为128KB的8路组相联Cache命中时间为1.14ns,失效率为0.6%,失效开销为50ns,则其平均访存时间为()。


    正确答案:1.44

  • 第17题:

    两级cache的应使第一级Cache容量(),速度(),使第二级Cache容量()。


    正确答案:小;快;大

  • 第18题:

    Cache是指介于()与()间速度快容量较小的高速缓冲()。


    正确答案:CPU;主存;存储器

  • 第19题:

    常用的虚拟存贮系统由Cache—辅存两级存贮器组成,其中辅存是大容量的磁表面存贮器。


    正确答案:错误

  • 第20题:

    单选题
    存储器的描述那些是正确的?()
    A

    主存相对存取速度慢、容量较大

    B

    辅存相对存取熟读慢、容量较小

    C

    主存相对存取速度慢、容量较小

    D

    辅存相对存取熟读慢、容量较大


    正确答案: A
    解析: 暂无解析

  • 第21题:

    填空题
    容量为128KB的8路组相联Cache命中时间为1.14ns,失效率为0.6%,失效开销为50ns,则其平均访存时间为()。

    正确答案: 1.44
    解析: 暂无解析

  • 第22题:

    判断题
    为减少平均访存时间,可以让容量较小的第一级Cache采用较小的块,而让容量较大的第二级Cache采用较大的块。
    A

    B


    正确答案:
    解析: 暂无解析

  • 第23题:

    填空题
    两级cache的应使第一级Cache容量(),速度(),使第二级Cache容量()。

    正确答案: 小,快,大
    解析: 暂无解析

  • 第24题:

    问答题
    假定某计算机的CPU主频为80MHz,CPI为4,并且平均每条指令访存1.5次,主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线宽度为32位。请回答下列问题。  (1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下,主存带宽至少达到多少才能满足CPU的访存要求?  (2)假定在Cache缺失的情况下访问主存时,存在0.0005%的缺页率,则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘,访问磁盘时DMA传送采用周期挪用方式,磁盘I/O接口的数据缓冲寄存器为32位,则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少?  (3)CPU和DMA控制器同时要求使用存储器总线时,哪个优先级更高?为什么?  (4)为了提高性能,主存采用4体交叉存储模式,工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns,则该主存能提供的最大带宽是多少?

    正确答案:
    (1)平均每秒CPU执行的指令数为:80M/4=20M,故MIPS数为20;
    平均每秒Cache缺失的次数为:20M×1.5×(1-99%)=300000;
    当Cache缺失时,CPU访问主存,主存与Cache之间以块为单位传送数据,此时,主存带宽为:16B×300000/s=4.8MB/s。在不考虑DMA传输的情况下,主存带宽至少达到4.8MB/s才能满足CPU的访存要求。
    (2)平均每秒钟“缺页”异常次数为:300000×0.0005%=1.5次;
    因为存储器总线宽度为32位,所以,每传送32位数据,磁盘控制器发出一次DMA请求,故平均每秒磁盘DMA请求的次数至少为:1.5×4KB/4B=1.5K=1536。
    (3)CPU和DMA控制器同时要求使用存储器总线时,DMA请求优先级更高;因为若DMA请求得不到及时响应,I/O传输数据可能会丢失。
    (4)4体交叉存储模式能提供的最大带宽为:4×4B/50ns=320MB/s。
    解析: 暂无解析