更多“支持“失效下命中”的cache是非阻塞Cache。”相关问题
  • 第1题:

    以下关于Cache的叙述中,正确的是()。

    A.Cache的设计目标是容量尽可能与主存容量相等
    B.在容量确定的情况下,替换算法的时间复杂度是影响Cache命中率的关键因素
    C.Cache的设计思想是在合理成本下提高命中率
    D.CPU中的Cache容量应大于CPU之外的Cache容量

    答案:C
    解析:
    Cache是一个高速小容量的临时存储器,可以用高速的静态存储器(SRAM)芯片实现,可以集成到CPU芯片内部,或者设置在CPU与内存之间,用于存储CPU最经常访问的指令或者操作数据。Cache的出现是基于两种因素:首先是由于CPU的速度和性能提高很快而主存速度较低且价格高,其次是程序执行的局部性特点。因此,才将速度比较快而容量有限的SRAM构成Cache,目的在于尽可能发挥CPU的高速度。很显然,要尽可能发挥CPU的高速度,就必须用硬件实现其全部功能。

  • 第2题:

    已知cache存储周期为20ns,主存存储周期为220ns,cache/主存系统平均访问时间为60ns,则cache命中率是()。


    正确答案:80%

  • 第3题:

    降低Cache命中时间的措施有()和()


    正确答案:采用容量小、结构简单的Cache;将写操作流水化以加快写命中

  • 第4题:

    伪相联cache具有快速命中与慢速命中两种命中时间。


    正确答案:正确

  • 第5题:

    采用容量小、结构简单的Cache会减小cache的命中时间。


    正确答案:正确

  • 第6题:

    Cache的容量对命中率的影响,以下说法正确的是()。

    • A、Cache容量越大,命中率增加的越大。
    • B、Cache容量很小时,命中率随容量的增加不太明显。
    • C、当Cache容量由很小开始增加时命中率增加的比较明显,当容量达到一定程度,容量增加命中率改善的并不大。
    • D、Cache容量越大,命中率增加的越小。

    正确答案:C

  • 第7题:

    伪相联cache取直接映象及组相联两者的优点,命中时间小,失效开销低。


    正确答案:错误

  • 第8题:

    在关于主存与cache地址映射方式中,叙述()是正确的。

    • A、全相联映射方式适用于大容量cache
    • B、直接映射是一对一的映射关系,组相联映射是多对一的映射关系
    • C、在cache容量相等条件下,直接映射方式的命中率比组相联方式有更高的命中率
    • D、在cache容量相等条件下,组相联方式的命中率比直接映射方式有更高的命中率

    正确答案:D

  • 第9题:

    判断题
    支持“失效下命中”的cache是非阻塞Cache。
    A

    B


    正确答案:
    解析: 暂无解析

  • 第10题:

    单选题
    采用指令Cache与数据Cache分离的主要目的是(  )。
    A

    减低Cache的缺失损失

    B

    提高Cache的命中率

    C

    减低CPU平均访问时间

    D

    减少指令流水线资源冲突


    正确答案: C
    解析:
    把指令Cache与数据Cache分离后,取指和取数分别到不同的Cache中寻找,那么指令流水线中取指部分和取数部分就可以很好的避免冲突,即减少了指令流水线的冲突。

  • 第11题:

    判断题
    伪相联cache取直接映象及组相联两者的优点,命中时间小,失效开销低。
    A

    B


    正确答案:
    解析: 暂无解析

  • 第12题:

    填空题
    在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。

    正确答案: 非阻塞Cache
    解析: 暂无解析

  • 第13题:

    以下关于Cache的叙述中,正确的是( )。

    A.在容量确定的情况下,替换算法的时间复杂度是影响Cache命中率的关键因素
    B.Cache的设计思想是在合理的成本下提高命中率
    C.Cache的设计目标是容量尽可能与主存容量相等
    D.CPU中的Cache容量应大于CPU之外的Cache容量

    答案:B
    解析:
    Cache是介于CPU与内存之间的一种高速缓存。这种存储器速度比内存快了很多倍,利用到局部性原理,只需要少量的Cache,便能使整个机器访问内存数据得到极大的提升。所以Cache是一种应用非常普遍的技术,Cache在实际应用中,可以分多级,如1级Cache,2级Cache。1级Cache往往位于CPU中,其容量比在主板上的2级Cache小,但速度比2级Cache快。
    影响Cache命中率的因素包括高速存储器的容量、存储单元组的大小、组数多少、地址联想比较方法、替换算法、写操作处理方法和程序特性等,这些因素相互影响,没有关键影响因素。

  • 第14题:

    在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。


    正确答案:非阻塞Cache

  • 第15题:

    2:1的Cache经验规则说明容量为N的直接映象Cache的失效率约等于大小为N/2的两路组相联Cache的失效率。


    正确答案:正确

  • 第16题:

    容量为128KB的8路组相联Cache命中时间为1.14ns,失效率为0.6%,失效开销为50ns,则其平均访存时间为()。


    正确答案:1.44

  • 第17题:

    硬件预取通常需要非阻塞cache的支持。


    正确答案:正确

  • 第18题:

    2:1Cache经验规则是指大小为N的()Cache的失效率约等于大小为1/2的()Cache的失效率。


    正确答案:直接映像;两路组相连

  • 第19题:

    Cache的命中率是指命中Cache的次数与访问Cache的次数之比。


    正确答案:正确

  • 第20题:

    单选题
    下列命中组合情况中,一次访存过程中不可能发生的是(  )。
    A

    TLB未命中,Cache未命中,Page未命中

    B

    TLB未命中,Cache命中,Page命中

    C

    TLB命中,Cache未命中,Page命中

    D

    TLB命中,Cache命中,Page未命中


    正确答案: A
    解析:
    TLB即为快表,快表只是慢表(Page)的副本,因此TLB命中,必然Page也命中,而当Page命中,TLB则未必命中,故D不可能发生;而Cache的命中与否与TLB、Page的命中与否并无必然联系。

  • 第21题:

    填空题
    2:1Cache经验规则是指大小为N的()Cache的失效率约等于大小为1/2的()Cache的失效率。

    正确答案: 直接映像,两路组相连
    解析: 暂无解析

  • 第22题:

    判断题
    采用容量小、结构简单的Cache会减小cache的命中时间。
    A

    B


    正确答案:
    解析: 暂无解析

  • 第23题:

    判断题
    Cache的命中率是指命中Cache的次数与访问Cache的次数之比。
    A

    B


    正确答案:
    解析: 暂无解析